課題番号                ：S-20-NI-0031

利用形態                ：共同研究

利用課題名（日本語）    ：グラフェン電極を用いたSi系電子デバイスの基礎物性評価

Program Title (English) ：Electron Field Emission from Multiply-Stacked Si Quantum Dots Structures

with Graphene Top-Electrode

利用者名（日本語）      ：大田　晃生、牧原 克典、宮﨑 誠一

Username (English)     ：Akio Ohta, Katsunori Makihara, Seiichi Miyazaki

所属名（日本語）        ：名古屋大学 大学院工学研究科

Affiliation (English)   ：Nagoya University, Graduate School of Engineering

１．概要（Summary ）

Si量子ドット(ナノメートルサイズのSi結晶)の多層構造は平面型電子放出源としての応用が期待されている。電子放出特性向上のため上部電極内における電子散乱の抑制を意図して、名工大にて作成された単層グラフェンをSi量子ドット多重集積構造上に転写形成し、電界電子放出特性を評価した。さらに電子放出デバイスの安定動作を目的としてパルス電圧駆動での電子放出の安定性を評価した。

２．実験（Experimental）

n-Si基板を洗浄後、1000°Cで~3nmの熱酸化膜を形成し、SiH₄-LPCVDによるSi量子ドット(面密度: 4.7×10¹¹cm^-2、平均ドット高さ: ~4.5nm)の自己組織化形成とドット表面の熱酸化を繰り返すことでSi量子ドット多重集積構造を形成した。グラフェン・カーボンナノチューブ合成装置を利用して、Cu基板上に単層グラフェンを形成した。その後、Si量子ドット多重集積構造上にグラフェンを転写し、上部電極とした。また、比較としてAu上部電極(10 nm)を蒸着形成した試料を作製し、電子放出特性を評価した。

３．結果と考察（Results and Discussion）

グラフェン及びAu上部電極を用いたSi量子ドット多重集積構造における試料電流及び電子放出電流の印加電圧依存性を図1に示す。グラフェン電極を形成した試料では試料電流が大幅に減少しているにもかかわらず、Au電極を形成した試料と同等以上の明瞭な電子放出電流が認められた。試料電流の低減はグラフェンとAuの状態密度差に起因して、ドット-グラフェン間の電子トンネル電流がドット-Au間と比較して減少することに加え、グラフェンの有効接触面積が設計上の電極面積に比べて小さいことが考えられる。また印加電圧10Vにおける電子放出効率を算出すると、グラフェン電極の試料はAuと比較して2桁程度向上することが分かった。これらの結果からグラフェンを用いることで上部電極内の電子散乱が抑制され、放出電子数が増大したことが示唆される。さらに電子放出の安定性を評価した結果、パルス電圧駆動により電圧印加時間を制御することで試料内の熱の発生を抑制し、1時間以上安定して動作することが分かった(図2)。

４．その他・特記事項（Others）　 なし。

５．論文・学会発表（Publication/Presentation）

(1) T. Niibayashi, et al., Electrochemical Society Transaction, vol. 98, no.5, 2020, pp.429-434 (Sept. 2020).

６．関連特許（Patent）　 なし。