課題番号 ：S-16-OS-0015
利用形態 ：機器利用
利用課題名（日本語） ：Si基板の平滑エッチング技術検討
Program Title (English) ：Study of flat etching technique of Si substrate
利用者名（日本語） ：種子田　賢宏, 上村　重明
Username (English) ：T. Taneda, S. Uemura
所属名（日本語） ：住友電気工業株式会社
Affiliation (English) ：Sumitomo Electric Industries, Ltd.

１．概要（Summary）
当社では半導体デバイスプロセス技術を応用して、nmオーダーで制御された微細構造の形成技術の開発を進めている。その一環として、本研究ではSi基板の高速エッチングに取り組んだ。

２．実験（Experimental）
【利用した主な装置】
深掘りエッチング装置 サムコ “RIE-400iPB-NP”
接触式膜厚測定器　BRUKER “DektakXT”
【実験方法】
深掘りエッチング装置に導入するサンプルをFig. 1に示す。Si基板(厚さ500 μm)の片面にSiO2膜(厚さ50 nm)を製膜したサンプルを予め作製した。なお、作製には京大ナノハブ拠点のプラズマCVD装置(住友精密工業、MPX-MACS　CVD装置)を利用させていただいた。
SiO2膜のないSi基板側からエッチングするために5 mm × 5 mmの開口をカプトンテープで作製し、深掘りエッチング装置に導入した。なお、エッチングレートに影響が大きい試料冷却はダミーSiウエハにフォンブリンオイルを滴下した後試料を設置し、余剰分をふき取る方式で均質化を図った。
また、エッチングレシピは技術指導いただいた近田様より提供いただいたものを用いた。
エッチング深さについては接触式膜厚測定器で段差測定を行って求めた。

３．結果と考察（Results and Discussion）
荒彫り条件のエッチングレートは装置使用日初回のエッチングでは1.82 μm/cycle程度が得られたが、1日に複数回処理するとレートが低下し、設定cycle数によるエッチング深さ制御が困難であることが分かった。チャンバー内部の汚れ等の状態によりレートが変化すると推測されるが、装置所定のクリーニングレシピでは回復しなかった。また、マイクロマスクによる針状の未エッチングSiが発生したため、KOHによるウェットエッチングとの併用を検討した。
深掘りエッチングにて150～200 cycle程度エッチングした後、残りのSiをウェットエッチングにより除去することができたが、SiO2が不均一にエッチングされる課題が残った。今後、KOHにエッチングされにくいSiO2の成膜方法や膜厚、深掘りエッチングによる開口部の最適形状・面積の検討等が必要である。

Fig. 1 Image of sample structure　(Left: before etching, Right: after etching)
４．その他・特記事項（Others）
RIE: Reactive Ion Etching
技術相談時から利用実験時の条件出しまで、法澤様、近田様に多大なご指導をいただきましたことに感謝いたします。
関連する課題番号；F-16-OS-0018、F-16006
５．論文・学会発表（Publication/Presentation）
なし。
６．関連特許（Patent）
なし。